HA-EDA01 FPGA模塊VHDL語言編寫的實驗例程及實驗說明文檔，注意：例程下載后存放的目錄結(jié)構(gòu)中不能帶有漢字，否則運行時會報錯。
Rev1.1：
1. 在Rev1.0版本基礎(chǔ)上增加了一個實驗；
2. Lab01、Lab02、Lab04實驗中計數(shù)器改為1/00秒計時精度秒表，增加了實驗的實用性與趣味性；
全部版權(quán)所有，如需引用，請與support@huatsing.com聯(lián)系，違者必究
